

BÁO CÁO THIẾT KẾ VI MẠCH SỐ LỚP **CE222.Q21.1**

Bài thực hành 1: Làm quen với custom designer và thiết kế cổng inverter


Giảng viên hướng dẫn	Tạ Trí Đức		Điểm
Họ và tên	Vũ Đại Dương	23520359	

I. Cấu hình cho các thành phần cần thiết cho thiết kế

- Mở Terminal trong folder inv đã tạo, chạy các lệnh sau:
 - Chạy license:
 - `/usr/synopsys/scl/2018.06/linux64/bin/lmgrd -c /usr/synopsys/Synopsys.dat`
 - `export SNPSLMD_LICENSE_FILE=27000@localhost`
 - Copy thư viện từ project cũ
 - `cp ../lib.defs .`
 - `cp ../tech.db .`
 - `cp ../display.tcl .`
 - Thêm thư viện reference90RF:
 - `echo "DEFINE reference90RF ./reference90RF" >> lib.defs`
 - PATH cho hspice:
 - `export PATH=$PATH:/usr/synopsys/hspice/N-2017.12-SP2/hspice/bin`
 - PATH cho waveview:
 - `export PATH=$PATH:/usr/synopsys/wv/N-2017.12-SP2/platforms/linux64/bin`
 - PATH cho LD_LIBRARY:
 - `export LD_LIBRARY_PATH=$LD_LIBRARY_PATH:/usr/synopsys/wv/N-2017.12-SP2/platforms/linux64/lib`
 - Thêm PATH khi chạy DRC, LVS, LPE:
 - `*evp:`
 - `export PATH=$PATH:/usr/synopsys/hercules/B-2008.09-SP5/bin/AMD.64`
 - `*HERCULES_HOME_DIR:`

- export HERCULES_HOME=/usr/synopsys/hercules/B-2008.09-SP5
 - export
HERCULES_HOME_DIR=/usr/synopsys/hercules/B-2008.09-SP5
- *StarXtract:
 - export STARRC_HOME=/usr/synopsys/starrc/O-2018.06-SP1
 - export
PATH=\$STARRC_HOME/linux64_starrc/bin:\$STARRC_HOME/bin:\$PATH
 - export
LD_LIBRARY_PATH=\$STARRC_HOME/linux64_starrc/lib:\$LD_LIBRARY_PATH
- Chạy Synopsys Custom Desgin:
 - /usr/synopsys/customcompiler/N-2017.12-SP1-2/bin/custom_compiler

II. Thiết kế Schematic & Symbol cho Inverter



Hình 1 Invert schematic

- Thông số:
 - pMOS: width = 0.72 μm , length = 0.1 μm
 - nMOS: width = 0.36 μm , length = 0.1 μm
- Lý do chọn các thông số trên:
 - Chọn $W_n = 0.36 \mu\text{m}$ $\rightarrow$ đảm bảo dòng dẫn đủ mạnh, tuân thủ Manufacturing Grid
 - Chọn $W_p / W_n \approx 2 \rightarrow$ bù đắp chênh lệch độ linh động hạt tải giữa nMOS và pMOS
 - Chọn $W_n = W_p = 0.1 \mu\text{m}$ $\rightarrow$ giảm tụ ký sinh, tăng tốc độ, hạn chế dòng rò
- Kiểm tra Schematic:


```

Information:
Checking "inv/inv/schematic"
No rule violations found in "inv/inv/schematic"
Information: Checking process is completed: marking the design violations
Information: Marking of designs is completed

```

Hình 2 Kết quả Check and Save


- Thiết kế symbol cho inverter:



Hình 3 Inverter symbol

III. Mô phỏng và kiểm tra tính đúng đắn của schematic

1. Thiết kế mạch testbench cho inverter



Hình 4 Inverter test Schematic


- Lý do chọn các thông số như hình:
 - o $V_{dc} = 1.2V \rightarrow$ mức điện áp hoạt động tiêu chuẩn

- Vpulse:

- $V1 = 0V$, $V2 = 1.2V \rightarrow$ đảm bảo rằng các transistor PMOS và NMOS trong mạch sẽ được đóng/ngắt hoàn toàn, kiểm tra khả năng nghịch lưu hoàn toàn của cổng Inverter, tín hiệu ngõ vào phải quét hết dải từ mức logic 0 đến mức logic 1.
- $pw = 2ns$, $per = 4ns \rightarrow$ tạo ra một xung đối xứng, giúp tín hiệu ngõ ra đạt trạng thái ổn định hoàn toàn


2. Mô phỏng SAE

- Cấu hình SAE cho testbench:



Hình 5 Set up SAE

- Mô phỏng bằng WaveView:



Hình 6 Kết quả mô phỏng WaveView

$\rightarrow$ Có thể thấy kết quả mô phỏng WaveView đã hiển thị đúng theo kết quả mong chờ.


3. Mô phỏng bằng lệnh HSPICE

- Generate file netlist:

```
Information:  
Checking "inv/inv_test/schematic"  
No rule violations found in "inv/inv_test/schematic"  
No Design Integrity rule violations found in "inv/inv_test/schematic"  
Information: "inv inv schematic" renetlisted. (NETLISTING-056)  
Information: "inv inv_test schematic" renetlisted. (NETLISTING-056)  
Information: "Netlisting design "inv/inv_test/schematic" finished successfully." (NETLISTING-012)
```


Hình 7 Thông báo netlisted thành công

- Thực hiện theo các bước trong hướng dẫn




Hình 8 Các file gen sau khi chạy lệnh hspice

- Mô phỏng WaveView bằng lệnh: `wv netlist.tr0 &`



Hình 9 Kết quả mô phỏng WaveView

IV. Thiết kế Layout cho Inverter



Hình 10 Inverter Layout

- Như schematic:
 - Chân S của pMOS được kéo lên vdd
 - Chân S của nMOS được kéo xuống gnd
 - 2 chân D được nối với nhau
- Kiểm tra thiết kế (Verification):
 - Kiểm tra LVS:

```

+-----+
| Hercules LVS Comparison Report |
+-----+

COMPARE (R) Hierarchical Layout Vs. Schematic
AMD 64 Release B-2008.09.SP5.26002 2012/07/10
Copyright (C) Synopsys, Inc. All rights reserved.

-----
LVS error file      = inv.LVS_ERRORS
Layout error file   = inv.LAYOUT_ERRORS
Schematic netlist   = inv.sch_out
Layout netlist      = inv.net
Equivalence file    = [automatic]
Runset file         = /root/Exercice/lab1vlsi/inverter/inv/synopsys_custom/inv.hercules.lvs/reference_lvs.lvs.evx
Working directory   = /root/Exercice/lab1vlsi/inverter/inv/synopsys_custom/inv.hercules.lvs
Compare directory   = run_details/compare
Compare start time  = 2026-03-19 23:18:21

-----
Top block compare result: PASS

#####
# # # # #
#####
# # # # #
# # # # #
#####

[inv == inv]

-----
Comparison summary
    1 successful equivalencies
    0 failed equivalencies

Schematic and layout agree at all equivalent points.

End of LVS comparison report

```

Hình 11 Kết quả kiểm tra LVS

- PASS → layout được thiết kế giống với schematic
- Kiểm tra DRC:

```

=====
LAYOUT ERRORS RESULTS: CLEAN

#####
# # # # #
# # # # #
# # # # #
# # # # #
#####

=====

Library name: inv
Structure name: inv


ERROR SUMMARY

ERROR DETAILS

```


Hình 12 Kết quả kiểm tra DRC

- CLEAN → layout không vi phạm Design Rules
- Chiết xuất ký sinh (LPE):




Hình 13 Kết quả sau khi run LPE

V. Mô phỏng Post Layout




Hình 14 Cấu hình config

- Thực hiện theo các bước hướng dẫn.




Hình 15 Post Layout (starrc)

- Mô phỏng SAE:



Hình 16 Cấu hình SAE



Hình 17 Kết quả mô phỏng WaveView

- Mô phỏng bằng lệnh HSPICE:

```

netlist.final
~/Exercise/lab1/vlsi/inverter/inv/inv_test.HSPICE2

* Models section
* Include parameters
*.include 'my_model_parameters.inc'

* Include models
*.lib 'mymodel.lib' typ

* Design variables section
* Define parameters
*.param vdd = 1.8


* Structural netlist section
*Custom Compiler Version N-2017.12-SP1-2
*Fri Mar 20 17:29:38 2026

.GLOBAL 0 gnd! vdd!
*****
* Library      : inv
* Cell         : inv
* View         : starrc
* View Search List : schematic hspice symbol
* View Stop List  : symbol
*****
.subckt inv in out
r68 53:ln_n_12 ln_n_12 r=0.45185
r67 52:ln_n_12 53:ln_n_12 r=0.0408333
r66 51:ln_n_12 54:ln_n_12 r=0.644
r65 51:ln_n_12 52:ln_n_12 r=0.513333
r64 48:in 50:in r=11.7
r63 mm3|gate 48:in r=16.2
r62 47:in mm3|gate r=16.2
r61 in 47:in r=16.425
r60 46:in in r=24.309
r59 45:in 49:in r=11.7
r58 mm2|gate 46:in r=32.4
r57 mm2|gate 45:in r=32.4
r56 40:vdd! 41:vdd! r=0.0518666
r55 39:vdd! 43:vdd! r=0.245
r54 39:vdd! 40:vdd! r=0.05
r53 38:vdd! 44:vdd! r=0.05

```

Hình 18 Một phần nội dung trong netlist.final

→ Có thể thấy trong netlist.final của post-layout có định nghĩa thêm các trở và tụ kí sinh



Hình 19 Kết quả mô phỏng WaveView